1. 項(xiàng)目緣起為什么串聯(lián)IGBT的均壓是個(gè)“老大難”問(wèn)題在高壓大功率的電力電子領(lǐng)域比如高壓直流輸電HVDC、柔性交流輸電系統(tǒng)FACTS、大功率變頻器以及某些特種電源里我們常常會(huì)遇到一個(gè)尷尬的局面單個(gè)絕緣柵雙極型晶體管IGBT模塊的電壓等級(jí)不夠用。怎么辦最直接的辦法就是把多個(gè)IGBT串聯(lián)起來(lái)像疊羅漢一樣讓它們共同承受高電壓。這個(gè)思路聽(tīng)起來(lái)簡(jiǎn)單粗暴但實(shí)際操作起來(lái)卻是一個(gè)布滿“暗礁”的技術(shù)難題。問(wèn)題的核心就出在“均壓”上。理想情況下串聯(lián)的每個(gè)IGBT應(yīng)該平分總電壓。比如兩個(gè)1700V的IGBT串聯(lián)去承受3000V的母線電壓理論上每個(gè)管子的CE極間電壓Vce應(yīng)該是1500V都在安全裕度內(nèi)。但現(xiàn)實(shí)很骨感。由于器件本身存在參數(shù)分散性——比如結(jié)電容Cies, Coes, Cres的差異、開(kāi)通關(guān)斷延遲時(shí)間td(on), td(off)的不同以及驅(qū)動(dòng)電路信號(hào)傳輸?shù)奈⑿〔灰恢聲?huì)導(dǎo)致在高速開(kāi)關(guān)的動(dòng)態(tài)過(guò)程中開(kāi)通和關(guān)斷瞬間電壓無(wú)法均勻分配。某個(gè)“倒霉”的IGBT可能會(huì)瞬間承受遠(yuǎn)超其份額的電壓導(dǎo)致過(guò)壓擊穿上演一場(chǎng)昂貴的“煙花秀”。傳統(tǒng)的解決方案主要圍繞“靜態(tài)均壓”和“無(wú)源動(dòng)態(tài)均壓”。靜態(tài)均壓就是在每個(gè)IGBT的CE兩端并聯(lián)一個(gè)阻值很大的均壓電阻Rbal在穩(wěn)態(tài)時(shí)強(qiáng)制分壓。這個(gè)方法簡(jiǎn)單但只治標(biāo)不治本它無(wú)法應(yīng)對(duì)納秒到微秒級(jí)的動(dòng)態(tài)電壓不均。而且電阻一直消耗功率降低了系統(tǒng)效率。無(wú)源動(dòng)態(tài)均壓則是在每個(gè)IGBT兩端并聯(lián)RC緩沖電路Snubber利用電容來(lái)吸收電壓尖峰實(shí)現(xiàn)動(dòng)態(tài)過(guò)程中的均壓。但緩沖電路會(huì)引入額外的損耗影響開(kāi)關(guān)速度并且電容和電阻的選型與布局非常講究設(shè)計(jì)不當(dāng)反而會(huì)引發(fā)振蕩。因此尋求一種更主動(dòng)、更精確、損耗更小的動(dòng)態(tài)均壓方法就成了高壓串聯(lián)技術(shù)的關(guān)鍵。這就引出了我們這次要深入探討的核心基于驅(qū)動(dòng)信號(hào)同步的主動(dòng)動(dòng)態(tài)均壓電路設(shè)計(jì)。這個(gè)思路的本質(zhì)不是等電壓不均發(fā)生了再去“補(bǔ)救”如緩沖電路而是試圖從“源頭”——驅(qū)動(dòng)信號(hào)上入手通過(guò)精確控制每個(gè)IGBT的開(kāi)關(guān)時(shí)刻讓它們盡可能“步調(diào)一致”從而在動(dòng)態(tài)過(guò)程中實(shí)現(xiàn)自然的電壓均衡。2. 動(dòng)態(tài)電壓不均的根因剖析不僅僅是參數(shù)差異在深入設(shè)計(jì)電路之前我們必須徹底理解動(dòng)態(tài)電壓不均是如何產(chǎn)生的。這不僅僅是器件參數(shù)表上的幾個(gè)數(shù)字不同那么簡(jiǎn)單而是一個(gè)涉及器件物理、驅(qū)動(dòng)回路和寄生參數(shù)的系統(tǒng)性問(wèn)題。2.1 器件參數(shù)分散性與生俱來(lái)的“不公平”即使是從同一晶圓、同一批次生產(chǎn)的IGBT其內(nèi)部參數(shù)也存在不可避免的差異這主要源于半導(dǎo)體制造工藝的微觀波動(dòng)。內(nèi)部柵極電阻Rg_int與柵極電容Cge, CgcIGBT內(nèi)部的柵極結(jié)構(gòu)存在寄生電阻和電容。Rg_int的差異會(huì)影響驅(qū)動(dòng)信號(hào)對(duì)內(nèi)部柵極電容的充電速度。Cge柵極-發(fā)射極電容和Cgc柵極-集電極電容即米勒電容的差異直接決定了米勒平臺(tái)的高度和寬度從而影響開(kāi)關(guān)速度。一個(gè)Cgc較小的IGBT其米勒效應(yīng)更弱會(huì)更快地完成開(kāi)關(guān)過(guò)程。開(kāi)通延遲時(shí)間td(on)與關(guān)斷延遲時(shí)間td(off)這是數(shù)據(jù)手冊(cè)上給出的關(guān)鍵參數(shù)但通常是一個(gè)典型值或范圍。td(on)的差異會(huì)導(dǎo)致串聯(lián)IGBT不是在同一時(shí)刻開(kāi)始導(dǎo)通td(off)的差異則導(dǎo)致不是在同一時(shí)刻開(kāi)始關(guān)斷。這種開(kāi)關(guān)時(shí)刻的微小錯(cuò)位可能只有幾十納秒在高壓大電流下會(huì)被急劇放大成為電壓不均的主要推手。跨導(dǎo)gfs與閾值電壓Vge(th)gfs差異影響導(dǎo)通后的電流上升率di/dtVge(th)差異則影響器件對(duì)驅(qū)動(dòng)電壓的響應(yīng)門(mén)檻。這些都會(huì)間接影響開(kāi)關(guān)波形的一致性。2.2 驅(qū)動(dòng)回路不對(duì)稱性被忽視的“短板”很多時(shí)候工程師們把注意力都放在IGBT本體上卻忽略了驅(qū)動(dòng)回路的不對(duì)稱性可能是壓死駱駝的最后一根稻草。驅(qū)動(dòng)芯片傳輸延遲即使使用同一型號(hào)的驅(qū)動(dòng)芯片其傳輸延遲Propagation Delay也存在分散性。雖然高端驅(qū)動(dòng)芯片會(huì)標(biāo)明延遲最大值和最小值但在多通道驅(qū)動(dòng)時(shí)這個(gè)差異必須考慮。柵極電阻Rg_ext的精度與布局我們?cè)隍?qū)動(dòng)輸出端外接的柵極電阻其阻值精度通常是1%或5%和寄生電感必須一致。PCB布局上從驅(qū)動(dòng)芯片輸出到每個(gè)IGBT柵極的走線長(zhǎng)度、寬度、所包圍的回路面積必須盡可能對(duì)稱。任何不對(duì)稱都會(huì)引入額外的寄生電感和電阻改變驅(qū)動(dòng)回路的阻抗從而影響柵極電流的上升速度和幅值。驅(qū)動(dòng)電源的隔離與噪聲為每個(gè)串聯(lián)的IGBT供電的隔離驅(qū)動(dòng)電源其輸出電壓的精度、上升時(shí)間、動(dòng)態(tài)響應(yīng)以及抗共模噪聲能力必須一致。一個(gè)響應(yīng)稍慢或有噪聲的電源會(huì)導(dǎo)致該路IGBT的柵極電壓在開(kāi)關(guān)瞬間出現(xiàn)波動(dòng)直接影響開(kāi)關(guān)行為。2.3 寄生參數(shù)與電路布局隱形的“攪局者”在高頻高壓環(huán)境下PCB和母排上的寄生參數(shù)不再是“可以忽略”的。功率回路寄生電感Lstray串聯(lián)IGBT的集電極和發(fā)射極連接路徑上的寄生電感。由于布局無(wú)法完全對(duì)稱每個(gè)IGBT所面對(duì)的回路寄生電感不同。根據(jù)公式 V L * di/dt在極高的di/dt下IGBT開(kāi)關(guān)瞬間即使很小的寄生電感差異也會(huì)產(chǎn)生不同的感應(yīng)電壓疊加在IGBT的Vce上造成動(dòng)態(tài)電壓不均。耦合電容高電位的IGBT與散熱器、機(jī)殼或其他低電位物體之間的耦合電容會(huì)形成位移電流通路影響關(guān)斷過(guò)程中的電壓分配。一個(gè)典型的災(zāi)難場(chǎng)景假設(shè)兩個(gè)IGBTQ1, Q2串聯(lián)關(guān)斷。Q2的td(off)比Q1稍長(zhǎng)且Q2驅(qū)動(dòng)回路的寄生電感稍大。關(guān)斷指令發(fā)出后Q1率先開(kāi)始關(guān)斷其電流下降Vce開(kāi)始上升。由于Q2關(guān)斷稍慢總電流會(huì)暫時(shí)更多地流經(jīng)Q2。同時(shí)由于回路電感的存在會(huì)在Q2兩端感應(yīng)出額外的電壓。兩者疊加可能導(dǎo)致Q2在關(guān)斷瞬間承受遠(yuǎn)超一半總電壓的尖峰而Q1電壓則較低。開(kāi)通過(guò)程則相反先開(kāi)通的管子會(huì)瞬間承受全部母線電壓直到另一個(gè)管子也開(kāi)通。3. 驅(qū)動(dòng)信號(hào)同步均壓的核心原理做時(shí)間的“指揮官”基于驅(qū)動(dòng)信號(hào)同步的均壓策略其核心思想可以概括為監(jiān)測(cè)、比較、微調(diào)。它不是簡(jiǎn)單地給所有IGBT發(fā)送同一個(gè)驅(qū)動(dòng)信號(hào)而是通過(guò)實(shí)時(shí)監(jiān)測(cè)每個(gè)IGBT的開(kāi)關(guān)狀態(tài)通常是Vce電壓與其他管子進(jìn)行比較然后動(dòng)態(tài)地、輕微地調(diào)整其驅(qū)動(dòng)信號(hào)的時(shí)序從而迫使所有管子的開(kāi)關(guān)波形在時(shí)間軸上對(duì)齊。3.1 基本控制邏輯電壓采樣與比較在每個(gè)IGBT的CE兩端通過(guò)高帶寬、高共模抑制比的分壓網(wǎng)絡(luò)或差分探頭實(shí)時(shí)采集其動(dòng)態(tài)Vce電壓。一個(gè)高速比較器會(huì)將這個(gè)電壓與一個(gè)參考電壓例如總母線電壓除以串聯(lián)數(shù)目的某個(gè)百分比如40%進(jìn)行比較或者更常見(jiàn)的是將串聯(lián)中所有IGBT的Vce進(jìn)行相互比較找出電壓最高或偏離平均電壓最遠(yuǎn)的那個(gè)。時(shí)序誤差生成比較器的輸出或數(shù)字邏輯處理后的結(jié)果標(biāo)識(shí)出了哪個(gè)IGBT“動(dòng)作慢了”或“動(dòng)作快了”。這個(gè)信息被轉(zhuǎn)化為一個(gè)時(shí)序誤差信號(hào)。驅(qū)動(dòng)信號(hào)調(diào)制這個(gè)時(shí)序誤差信號(hào)被反饋到對(duì)應(yīng)IGBT的驅(qū)動(dòng)信號(hào)生成路徑。對(duì)于關(guān)斷過(guò)程如果檢測(cè)到某IGBT的Vce上升過(guò)慢意味著它關(guān)斷得慢則控制系統(tǒng)會(huì)略微提前下一次對(duì)該IGBT的關(guān)斷指令或在當(dāng)前關(guān)斷周期微調(diào)其關(guān)斷信號(hào)的下降沿。對(duì)于開(kāi)通過(guò)程如果某IGBT的Vce下降過(guò)慢開(kāi)通得慢則略微提前其開(kāi)通指令。這里“略微”調(diào)整的量通常在幾納秒到幾十納秒級(jí)別通過(guò)可編程延遲芯片如DS1023, MC100EP195或FPGA內(nèi)部的數(shù)字延遲單元實(shí)現(xiàn)。3.2 開(kāi)環(huán)同步與閉環(huán)同步根據(jù)反饋信號(hào)的利用方式可以分為兩種策略開(kāi)環(huán)預(yù)校準(zhǔn)同步在系統(tǒng)啟動(dòng)前或定期維護(hù)時(shí)通過(guò)測(cè)試獲取每個(gè)IGBT及其驅(qū)動(dòng)路徑的固有延遲參數(shù)包括td(on), td(off)驅(qū)動(dòng)芯片延遲PCB走線延遲等。然后將這些參數(shù)存儲(chǔ)在主控制器中。在實(shí)際運(yùn)行時(shí)控制器在發(fā)出驅(qū)動(dòng)信號(hào)時(shí)預(yù)先為每個(gè)通道補(bǔ)償一個(gè)相反方向的延遲使得所有信號(hào)最終到達(dá)IGBT柵極的時(shí)間點(diǎn)是一致的。這種方法簡(jiǎn)單但無(wú)法應(yīng)對(duì)器件參數(shù)隨溫度、老化發(fā)生的漂移屬于一種靜態(tài)補(bǔ)償。閉環(huán)實(shí)時(shí)同步主動(dòng)均壓這是我們討論的重點(diǎn)。它在每個(gè)開(kāi)關(guān)周期或每若干個(gè)周期都進(jìn)行電壓采樣、比較和延遲調(diào)整形成一個(gè)實(shí)時(shí)閉環(huán)控制。這能動(dòng)態(tài)抵消參數(shù)漂移和外部干擾的影響均壓效果最好但系統(tǒng)也最復(fù)雜對(duì)采樣、比較和延遲調(diào)整電路的速度和精度要求極高。一個(gè)生活化的比喻想象一支劃艇隊(duì)。開(kāi)環(huán)同步好比在比賽前根據(jù)每個(gè)隊(duì)員的歷史成績(jī)指定他們劃槳的節(jié)奏。閉環(huán)實(shí)時(shí)同步則像船上有一個(gè)教練時(shí)刻看著每個(gè)隊(duì)員的槳葉位置誰(shuí)稍微落后了就立刻喊“加速”誰(shuí)超前了就喊“慢點(diǎn)”確保所有槳葉同時(shí)入水和出水。后者顯然更能應(yīng)對(duì)比賽中的體力波動(dòng)和風(fēng)浪影響。4. 電路設(shè)計(jì)詳解從原理圖到PCB的每一個(gè)細(xì)節(jié)理論很美好但落地靠電路。一個(gè)可靠的驅(qū)動(dòng)信號(hào)同步均壓電路必須精心設(shè)計(jì)以下幾個(gè)關(guān)鍵部分。4.1 高保真電壓采樣網(wǎng)絡(luò)這是整個(gè)系統(tǒng)的“眼睛”如果眼睛看不準(zhǔn)大腦控制邏輯再聰明也沒(méi)用。分壓器設(shè)計(jì)通常采用電阻分壓。為了兼顧帶寬和精度需要采用多級(jí)分壓或并聯(lián)補(bǔ)償電容。電阻選型高壓臂電阻需選用高壓、低溫度系數(shù)、低寄生電感的厚膜電阻或特殊高壓電阻。阻值通常在兆歐姆級(jí)別以減小功耗。低壓臂電阻精度要求高0.1%或更好溫度系數(shù)要匹配。帶寬補(bǔ)償由于分壓電阻本身和PCB對(duì)地存在寄生電容會(huì)形成一個(gè)低通濾波器限制帶寬。必須在低壓臂電阻上并聯(lián)一個(gè)小的補(bǔ)償電容Ccomp其值根據(jù)高壓臂電阻的寄生電容Cstray計(jì)算Ccomp (R_low / R_high) * Cstray。通常需要通過(guò)實(shí)際測(cè)試注入高頻方波觀察輸出來(lái)微調(diào)Ccomp使分壓網(wǎng)絡(luò)在關(guān)注的頻率范圍內(nèi)至少高于IGBT開(kāi)關(guān)頻率的10倍具有平坦的幅頻特性和線性的相頻特性。布局高壓走線必須遠(yuǎn)離低壓信號(hào)線采用開(kāi)爾文連接方式將采樣點(diǎn)直接連接到IGBT的C和E極引腳避免引入功率回路壓降。分壓電阻應(yīng)緊挨著采樣點(diǎn)放置。隔離與傳輸采樣得到的低壓信號(hào)通常是幾伏位于高共模電壓的電位上可能高達(dá)幾千伏。必須將其安全、無(wú)失真地傳遞到地電位的控制電路。有兩種主流方案隔離運(yùn)放/差分放大器如ADI的ADuM4190隔離運(yùn)放、AMC1300隔離Δ-Σ調(diào)制器TI的AMC1100等。它們能提供極高的共模抑制比CMRR和帶寬直接將模擬信號(hào)隔離傳輸。光纖傳輸在采樣點(diǎn)附近放置一個(gè)高速電壓-頻率V/F轉(zhuǎn)換器或ADC將電壓信號(hào)轉(zhuǎn)換為光脈沖通過(guò)光纖傳輸?shù)浇邮斩?。這種方式抗干擾能力最強(qiáng)延遲穩(wěn)定但成本更高電路更復(fù)雜。注意采樣電路的帶寬必須足夠。要準(zhǔn)確捕捉IGBT開(kāi)關(guān)的納秒級(jí)邊沿采樣系統(tǒng)的整體帶寬包括分壓器、隔離器件、后續(xù)比較器建議不低于100MHz。同時(shí)要特別注意共模噪聲的抑制在布局上采用嚴(yán)格的隔離和屏蔽。4.2 高速比較與邏輯處理電路這是系統(tǒng)的“大腦”負(fù)責(zé)快速做出決策。比較器選擇需要超高速、低傳播延遲抖動(dòng)的比較器。例如TI的TLV3501系列傳播延遲約4.5ns、ADCMP572高速比較器。參考電壓Vref的生成需要非常穩(wěn)定可使用高精度基準(zhǔn)電壓源如REF50xx并通過(guò)電阻分壓得到。邏輯處理比較器輸出的是代表“哪個(gè)管子電壓高”的脈沖信號(hào)。這個(gè)信號(hào)需要被邏輯電路如CPLD或FPGA捕獲和處理。邏輯電路需要實(shí)現(xiàn)以下功能窗口比較并非電壓一有差異就調(diào)整而是設(shè)置一個(gè)合理的電壓容差窗口如±5%的均壓值。只有當(dāng)電壓偏差超出這個(gè)窗口時(shí)才觸發(fā)調(diào)整機(jī)制避免系統(tǒng)因噪聲而頻繁動(dòng)作產(chǎn)生振蕩。延遲量計(jì)算根據(jù)電壓偏差的大小和方向計(jì)算出需要補(bǔ)償?shù)难舆t時(shí)間。這可以是一個(gè)簡(jiǎn)單的比例關(guān)系也可以采用更復(fù)雜的PID算法。延遲量以數(shù)字形式如幾個(gè)時(shí)鐘周期輸出。死區(qū)管理必須確保調(diào)整驅(qū)動(dòng)信號(hào)時(shí)序時(shí)不會(huì)破壞上下橋臂或串聯(lián)開(kāi)關(guān)之間必需的死區(qū)時(shí)間防止直通短路。4.3 可調(diào)延遲驅(qū)動(dòng)信號(hào)生成這是系統(tǒng)的“手”負(fù)責(zé)精確地執(zhí)行“大腦”的指令。延遲單元實(shí)現(xiàn)數(shù)字方式推薦使用FPGA或高性能單片機(jī)。將原始PWM信號(hào)輸入FPGAFPGA內(nèi)部用高精度時(shí)鐘如200MHz提供5ns分辨率計(jì)數(shù)根據(jù)邏輯處理單元送來(lái)的延遲量控制每個(gè)通道輸出信號(hào)的邊沿延遲。這種方式靈活、精確、易于實(shí)現(xiàn)復(fù)雜算法。模擬方式使用可編程延遲線芯片如DS1023、MC100EP195。通過(guò)數(shù)字接口如SPI設(shè)置延遲時(shí)間。這種方式速度可能更快但靈活性較差延遲調(diào)整范圍和非線性度需要仔細(xì)考量。驅(qū)動(dòng)芯片與柵極電阻延遲后的信號(hào)送給隔離驅(qū)動(dòng)芯片如Avago的ACPL-332JTI的UCC5350。這里要特別注意驅(qū)動(dòng)芯片本身的傳播延遲差異仍然存在。雖然我們的同步電路可以補(bǔ)償一部分但最好在選型時(shí)就選擇各通道延遲一致性高的驅(qū)動(dòng)芯片。柵極電阻Rg的選取需要權(quán)衡開(kāi)關(guān)速度和開(kāi)關(guān)損耗同時(shí)必須保證每個(gè)通道的Rg值嚴(yán)格一致使用0.1%精度電阻并且PCB布局完全對(duì)稱。4.4 PCB布局與電磁兼容EMC設(shè)計(jì)要點(diǎn)這是系統(tǒng)穩(wěn)定性的“基石”。再好的原理圖糟糕的布局也會(huì)導(dǎo)致失敗。功率回路最小化將每個(gè)IGBT的直流母線電容、IGBT本身、電流傳感器如果有構(gòu)成的功率回路面積做到最小。使用疊層母排是最佳實(shí)踐。這能最小化寄生電感從而降低開(kāi)關(guān)電壓尖峰和環(huán)路間的耦合干擾。驅(qū)動(dòng)與采樣回路隔離嚴(yán)格分區(qū)PCB上明確劃分功率地PGND、驅(qū)動(dòng)地DGND和信號(hào)地AGND。單點(diǎn)連接通常星型連接到主直流母線電容的負(fù)端。光耦/隔離電源的放置隔離器件光耦、隔離運(yùn)放、隔離電源模塊應(yīng)橫跨在隔離帶上其原邊和副邊的地平面要清晰分開(kāi)。采樣走線從IGBT到分壓電阻的采樣走線要短而粗與高壓大電流走線垂直避免平行走線。分壓后的低壓信號(hào)走線應(yīng)被地線包圍保護(hù)guard trace。去耦與濾波每個(gè)IC的電源引腳附近都必須有高質(zhì)量、低ESL的貼片陶瓷電容如100nF X7R進(jìn)行高頻去耦。驅(qū)動(dòng)芯片的電源入口處需增加電解電容或鉭電容如10uF進(jìn)行儲(chǔ)能和中頻去耦。比較器和邏輯電路的參考電壓源輸出端需增加RC濾波抑制噪聲。屏蔽與接地對(duì)于特別敏感的模擬部分如比較器、基準(zhǔn)源可以考慮使用金屬屏蔽罩。多層板設(shè)計(jì)時(shí)為高速信號(hào)層提供完整的地平面作為回流路徑。5. 系統(tǒng)調(diào)試與性能驗(yàn)證從實(shí)驗(yàn)室到現(xiàn)場(chǎng)的挑戰(zhàn)電路板做出來(lái)只是第一步調(diào)試才是真正的考驗(yàn)。5.1 上電前檢查與靜態(tài)測(cè)試絕緣與連通性用萬(wàn)用表和高阻表檢查高低壓之間的絕緣電阻確保隔離良好。檢查所有電源對(duì)地是否短路。電源與基準(zhǔn)逐步上電先上低壓控制電檢查所有電源電壓、基準(zhǔn)電壓是否正常。用示波器查看電源紋波是否在允許范圍內(nèi)。驅(qū)動(dòng)信號(hào)檢查在不連接IGBT的情況下給系統(tǒng)輸入PWM信號(hào)用示波器同時(shí)測(cè)量所有通道驅(qū)動(dòng)芯片的輸出。觀察其幅值、上升/下降時(shí)間、延遲一致性。此時(shí)應(yīng)能通過(guò)控制指令改變各通道的延遲驗(yàn)證延遲調(diào)整功能是否正常。5.2 動(dòng)態(tài)測(cè)試與波形觀測(cè)這是最關(guān)鍵的環(huán)節(jié)需要高壓探頭、電流探頭和一臺(tái)多通道高速示波器。低壓小電流測(cè)試先在低母線電壓如100V、小負(fù)載電流下進(jìn)行測(cè)試。觀察串聯(lián)IGBT的Vce和Ic波形。目標(biāo)驗(yàn)證同步控制邏輯是否起作用。手動(dòng)設(shè)置一個(gè)通道的延遲看系統(tǒng)是否能自動(dòng)調(diào)整其他通道將其拉回同步。觀察調(diào)整過(guò)程是否平穩(wěn)有無(wú)振蕩。測(cè)量精確測(cè)量在控制作用下的動(dòng)態(tài)電壓不平衡度。計(jì)算方式ΔVce_dynamic (Vce_max - Vce_min) / Vce_average在開(kāi)關(guān)瞬間測(cè)量。逐步加壓加流測(cè)試逐步提高母線電壓和負(fù)載電流觀察均壓效果的變化。記錄不同工作點(diǎn)不同電壓、電流、溫度下的電壓不平衡度。關(guān)注點(diǎn)隨著開(kāi)關(guān)速度加快di/dt, dv/dt增大寄生參數(shù)的影響加劇均壓電路能否依然保持良好性能。溫升與老化測(cè)試讓系統(tǒng)在額定工況下長(zhǎng)時(shí)間運(yùn)行監(jiān)測(cè)IGBT的殼溫。溫度變化會(huì)導(dǎo)致IGBT參數(shù)如Vge(th)漂移。觀察在熱穩(wěn)定后均壓電路能否補(bǔ)償這種漂移保持均壓效果。5.3 常見(jiàn)問(wèn)題與排查思路均壓效果不佳調(diào)整振蕩可能原因采樣電路帶寬不足導(dǎo)致反饋信號(hào)相位滯后控制環(huán)路增益過(guò)高或算法參數(shù)如PID的P值設(shè)置不當(dāng)比較器參考電壓噪聲大。排查檢查采樣網(wǎng)絡(luò)對(duì)高速方波的響應(yīng)降低控制環(huán)路增益優(yōu)化參考電壓的濾波在邏輯中增加調(diào)整死區(qū)或?yàn)V波窗口。驅(qū)動(dòng)信號(hào)異常IGBT損壞可能原因延遲調(diào)整邏輯出錯(cuò)導(dǎo)致死區(qū)時(shí)間不足引發(fā)直通驅(qū)動(dòng)回路不對(duì)稱導(dǎo)致某一路柵極振蕩隔離電源在高壓下失效。排查用示波器雙通道同時(shí)測(cè)量上下橋臂或串聯(lián)管的驅(qū)動(dòng)信號(hào)確保死區(qū)時(shí)間在任何調(diào)整下都大于最小值檢查各驅(qū)動(dòng)回路柵極波形是否干凈有無(wú)振鈴測(cè)試隔離電源的絕緣強(qiáng)度和動(dòng)態(tài)負(fù)載響應(yīng)。系統(tǒng)在特定負(fù)載下不穩(wěn)定可能原因負(fù)載特性如電機(jī)負(fù)載的反電動(dòng)勢(shì)與開(kāi)關(guān)時(shí)序相互作用引發(fā)了次諧波振蕩。排查嘗試微調(diào)控制參數(shù)或引入負(fù)載電流前饋補(bǔ)償。6. 方案對(duì)比與選型思考它真的是最優(yōu)解嗎基于驅(qū)動(dòng)信號(hào)同步的主動(dòng)均壓方案并非萬(wàn)能它有自己的優(yōu)勢(shì)和適用邊界。我們需要將其與其他方案放在一起對(duì)比才能做出明智的選擇。均壓方案原理優(yōu)點(diǎn)缺點(diǎn)適用場(chǎng)景靜態(tài)均壓電阻在CE極并聯(lián)大電阻強(qiáng)制穩(wěn)態(tài)分壓電路極其簡(jiǎn)單成本極低可靠性高僅適用于穩(wěn)態(tài)動(dòng)態(tài)過(guò)程無(wú)效有持續(xù)功率損耗對(duì)動(dòng)態(tài)均壓要求不高的低頻、低壓場(chǎng)合或作為其他方案的補(bǔ)充無(wú)源RC緩沖電路在CE極并聯(lián)RC網(wǎng)絡(luò)吸收開(kāi)關(guān)尖峰減緩dv/dt電路相對(duì)簡(jiǎn)單能有效抑制電壓尖峰和振蕩引入額外損耗特別是電阻損耗降低系統(tǒng)效率影響開(kāi)關(guān)速度參數(shù)設(shè)計(jì)復(fù)雜開(kāi)關(guān)頻率不高、對(duì)效率要求不極端且需要抑制電壓過(guò)沖和振蕩的場(chǎng)合有源箝位電路監(jiān)測(cè)Vce超過(guò)閾值時(shí)觸發(fā)一個(gè)輔助開(kāi)關(guān)管將能量泄放或轉(zhuǎn)移損耗低均壓效果好響應(yīng)快電路復(fù)雜成本高需要額外的有源器件和控制可靠性設(shè)計(jì)挑戰(zhàn)大對(duì)效率和動(dòng)態(tài)性能要求都非常高的高端應(yīng)用驅(qū)動(dòng)信號(hào)同步本文方案監(jiān)測(cè)動(dòng)態(tài)Vce微調(diào)驅(qū)動(dòng)信號(hào)時(shí)序從源頭實(shí)現(xiàn)同步開(kāi)關(guān)從根源解決問(wèn)題理論上損耗最小不額外影響開(kāi)關(guān)波形適用于高頻場(chǎng)合系統(tǒng)最復(fù)雜對(duì)采樣、控制電路的速度和精度要求極高成本高調(diào)試難度大高頻、高壓、大功率串聯(lián)應(yīng)用對(duì)系統(tǒng)效率和開(kāi)關(guān)性能有極致要求的場(chǎng)合如下一代SiC MOSFET串聯(lián)選型思考如果成本極其敏感開(kāi)關(guān)頻率很低1kHz靜態(tài)電阻簡(jiǎn)單RC緩沖可能就夠了。如果開(kāi)關(guān)頻率在幾kHz到十幾kHz效率是關(guān)鍵需要仔細(xì)優(yōu)化無(wú)源緩沖電路或者考慮有源箝位。如果開(kāi)關(guān)頻率高達(dá)幾十kHz甚至上百kHz如使用SiC器件母線電壓遠(yuǎn)超單管耐壓且對(duì)損耗極其敏感那么基于驅(qū)動(dòng)信號(hào)同步的主動(dòng)均壓方案就顯示出其不可替代的價(jià)值。雖然前期開(kāi)發(fā)和調(diào)試投入大但其優(yōu)異的性能和在系統(tǒng)生命周期內(nèi)帶來(lái)的效率提升和可靠性保障使得它在高端電力電子裝備中成為值得投資的解決方案。7. 從IGBT到SiC MOSFET技術(shù)演進(jìn)的挑戰(zhàn)與機(jī)遇隨著寬禁帶半導(dǎo)體如碳化硅SiC、氮化鎵GaN器件的普及串聯(lián)均壓?jiǎn)栴}出現(xiàn)了新的特點(diǎn)但同步驅(qū)動(dòng)的思路依然適用且更具挑戰(zhàn)性。開(kāi)關(guān)速度更快SiC MOSFET的開(kāi)關(guān)速度是IGBT的5-10倍dv/dt和di/dt可達(dá)100V/ns和數(shù)kA/μs級(jí)別。這意味著電壓不均建立的時(shí)間尺度從微秒級(jí)縮短到了納秒級(jí)。對(duì)采樣電路帶寬、比較器速度、邏輯處理延遲和驅(qū)動(dòng)信號(hào)傳輸延遲的一致性提出了近乎苛刻的要求。PCB上幾厘米的走線長(zhǎng)度差異帶來(lái)的延遲都可能變得不可忽視。寄生參數(shù)影響更劇極高的開(kāi)關(guān)速度使得任何微小的寄生電感Lstray和電容Cstray都會(huì)產(chǎn)生巨大的感應(yīng)電壓或電流。布局對(duì)稱性的重要性被提到前所未有的高度。必須采用三維疊層母排和芯片嵌入式封裝等技術(shù)來(lái)最小化回路寄生參數(shù)。門(mén)極特性差異SiC MOSFET的柵極閾值電壓Vth相對(duì)較低且分散柵極對(duì)噪聲更敏感。驅(qū)動(dòng)同步電路本身產(chǎn)生的噪聲必須嚴(yán)格控制否則可能引起誤開(kāi)通。需要更穩(wěn)健的驅(qū)動(dòng)設(shè)計(jì)如負(fù)壓關(guān)斷和更精密的柵極電壓控制。未來(lái)的發(fā)展方向集成化與智能化將高精度電壓采樣、高速比較器、可編程延遲單元甚至隔離驅(qū)動(dòng)集成到單個(gè)ASIC或智能驅(qū)動(dòng)芯片中為每個(gè)串聯(lián)開(kāi)關(guān)提供“本地大腦”通過(guò)高速數(shù)字總線如光纖與主控制器通信。這能極大簡(jiǎn)化系統(tǒng)設(shè)計(jì)提高可靠性和一致性。模型預(yù)測(cè)與自適應(yīng)控制不僅僅依賴實(shí)時(shí)反饋還可以結(jié)合IGBT/SiC器件的在線參數(shù)辨識(shí)如通過(guò)柵極電荷曲線估算結(jié)溫、導(dǎo)通電阻變化建立預(yù)測(cè)模型實(shí)現(xiàn)前饋-反饋復(fù)合控制提前補(bǔ)償參數(shù)漂移使均壓控制更加平滑和魯棒。結(jié)合其他均壓手段驅(qū)動(dòng)同步并非孤軍奮戰(zhàn)。它可以與經(jīng)過(guò)精心優(yōu)化的小容量、低損耗的無(wú)源緩沖電路結(jié)合。同步控制解決大部分動(dòng)態(tài)不均緩沖電路則吸收由極端寄生參數(shù)引起的剩余尖峰形成一個(gè)優(yōu)勢(shì)互補(bǔ)的混合均壓系統(tǒng)。在我個(gè)人經(jīng)歷的幾個(gè)高壓SiC項(xiàng)目中驅(qū)動(dòng)信號(hào)同步是繞不開(kāi)的課題。最初的版本僅僅依靠精密布局和無(wú)源緩沖在極限測(cè)試中依然出現(xiàn)了電壓不均導(dǎo)致的器件失效。引入基于FPGA的實(shí)時(shí)延遲調(diào)整后系統(tǒng)穩(wěn)定性得到了質(zhì)的飛躍。調(diào)試過(guò)程非常痛苦需要反復(fù)迭代采樣電路、優(yōu)化控制算法參數(shù)但最終看到串聯(lián)的SiC MOSFET在3000V、100kHz下呈現(xiàn)出幾乎完美的同步開(kāi)關(guān)波形時(shí)那種成就感是巨大的。這不僅僅是一個(gè)電路設(shè)計(jì)更像是在與物理世界的極限和不確定性進(jìn)行一場(chǎng)精密的對(duì)話。