據(jù)處理指令實戰(zhàn)：從算術(shù)邏輯到標(biāo)志位與優(yōu)化)
1. 從一條指令說起為什么數(shù)據(jù)處理是嵌入式的基石如果你寫過幾行嵌入式C代碼大概率用過a b c;這樣的語句。在高級語言層面這只是一個簡單的賦值加法。但在你按下編譯鍵代碼被燒錄進(jìn)那片小小的單片機(jī)或微控制器MCU后這條語句最終會變成什么它會被翻譯成一條或多條數(shù)據(jù)處理指令在CPU的寄存器間、在ALU算術(shù)邏輯單元里完成最底層的運(yùn)算。這就是嵌入式開發(fā)的真實面貌我們寫的每一行邏輯最終都要落地為芯片能直接理解和執(zhí)行的指令。數(shù)據(jù)處理指令就是構(gòu)建這個邏輯世界的磚瓦。很多人覺得嵌入式開發(fā)就是調(diào)庫、配寄存器、寫驅(qū)動這沒錯。但當(dāng)你遇到一個詭異的計算結(jié)果或者性能瓶頸需要優(yōu)化時如果對底層的數(shù)據(jù)處理指令一無所知排查和優(yōu)化就會像在黑暗中摸索。理解這些指令不是為了去手寫匯編雖然有時很有用而是為了建立一種“機(jī)器思維”。你能預(yù)判編譯器會把你的C代碼變成什么模樣能看懂反匯編的片段能在資源受限時做出更優(yōu)的算法和數(shù)據(jù)類型選擇。這就像一位老司機(jī)不僅會開車還懂點(diǎn)發(fā)動機(jī)原理車況異常時心里不慌。今天我們就拋開枯燥的指令手冊從一個嵌入式開發(fā)者的實戰(zhàn)視角深入聊聊ARM Cortex-M這類主流內(nèi)核中數(shù)據(jù)處理指令的門道。我們會從最常用的算術(shù)和邏輯指令入手拆解它們?nèi)绾喂ぷ魅缓笊钊氲侥切┲苯佑绊懘a效率和穩(wěn)定性的細(xì)節(jié)條件執(zhí)行、移位操作、以及標(biāo)志位這個“沉默的裁判”。最后我們會看看這些知識如何直接用在你的項目里比如優(yōu)化一個傳感器濾波算法或者解釋一個讓你頭疼的硬件異常。目標(biāo)很簡單讓你下次看到MOVS R0, #0x0A或ADD R1, R1, R2, LSL #2時不僅能看懂還能品出代碼背后的設(shè)計意圖。2. 核心武器庫算術(shù)與邏輯指令的實戰(zhàn)拆解嵌入式程序干的活兒九成離不開對數(shù)據(jù)的“計算”和“判斷”。計算就是加減乘除判斷就是與或非。對應(yīng)到指令集就是算術(shù)指令和邏輯指令。我們以ARM的Thumb/Thumb-2指令集為例因為它廣泛應(yīng)用于Cortex-M系列是嵌入式領(lǐng)域的絕對主流。2.1 算術(shù)運(yùn)算不只是加減法最基礎(chǔ)的ADD加和SUB減指令大家都很熟悉格式一般是ADD Rd, Rn, Operand2。這里的Operand2可以是另一個寄存器也可以是一個立即數(shù)比如#10甚至是一個帶移位的寄存器后面會講。但我想先強(qiáng)調(diào)一個容易被忽略的細(xì)節(jié)運(yùn)算結(jié)果對標(biāo)志位的影響。在ARM中大多數(shù)算術(shù)和邏輯指令默認(rèn)不更新條件標(biāo)志位N, Z, C, V。如果你想根據(jù)結(jié)果進(jìn)行條件跳轉(zhuǎn)必須在指令后加S后綴。例如ADD R0, R1, R2: 計算 R1R2結(jié)果存入R0不影響標(biāo)志位。ADDS R0, R1, R2: 同樣計算但會根據(jù)結(jié)果更新N負(fù)、Z零、C進(jìn)位、V溢出標(biāo)志。這個區(qū)別至關(guān)重要。舉個例子你在寫一個循環(huán)計數(shù)器遞減直到零的代碼// C代碼 while (counter--) { // do something }編譯器可能會生成類似下面的匯編序列簡化LDR R0, counter ; 加載counter地址到R0 LDR R1, [R0] ; 將counter的值加載到R1 loop: SUBS R1, R1, #1 ; R1 R1 - 1并設(shè)置標(biāo)志位 BLT exit ; 如果R1減1后變?yōu)樨?fù)數(shù)通常不會這樣跳轉(zhuǎn)跳轉(zhuǎn) ... ; 循環(huán)體 B loop exit:實際上更常見的優(yōu)化是直接用SUBS的結(jié)果判斷是否為零Z標(biāo)志然后用BNEBranch if Not Equal即Z0時跳轉(zhuǎn)來循環(huán)。這里的關(guān)鍵是必須用SUBS而不是SUB否則后續(xù)的BNE判斷將基于陳舊的標(biāo)志位導(dǎo)致邏輯錯誤。很多初學(xué)匯編的人在這里栽跟頭寫出的循環(huán)要么死循環(huán)要么一次都不執(zhí)行。注意在Cortex-M的Thumb-2指令集中有些指令格式如16位的ADD Rd, Rd, Rm會強(qiáng)制更新標(biāo)志位而有些如32位的ADD.W Rd, Rn, Rm則需要顯式加S。查閱芯片的《架構(gòu)參考手冊》或《指令集摘要》是必須的不要想當(dāng)然。除了加減乘法指令MUL和乘加指令MLA也經(jīng)常用到。這里有一個重要的性能陷阱在早期的ARM7/9或某些低端Cortex-M0上乘法可能需要多個時鐘周期而加/減/移位通常是單周期。因此在性能敏感的循環(huán)中用加法和移位組合替代常數(shù)乘法是經(jīng)典的優(yōu)化手段。例如計算R0 R1 * 5可以用ADD R0, R1, R1, LSL #2來實現(xiàn)因為5 1 4左移2位等于乘4。這比直接使用MUL指令更快。當(dāng)然在Cortex-M3/M4等帶有硬件單周期乘法器的內(nèi)核上這個優(yōu)化意義不大但作為一種思維訓(xùn)練很有價值。2.2 邏輯運(yùn)算與位操作控制硬件的神器如果說算術(shù)指令負(fù)責(zé)“算數(shù)”那么邏輯指令就是負(fù)責(zé)“開關(guān)”和“判斷”。AND與、ORR或、EOR異或、BIC位清除和MVN取反傳送是其中的主力。在嵌入式開發(fā)中邏輯指令最典型的應(yīng)用就是寄存器配置。幾乎所有的外設(shè)GPIO、UART、定時器都通過讀寫內(nèi)存映射的寄存器來控制。我們經(jīng)常需要“在不影響其他位的情況下設(shè)置或清除某一位或幾位”。假設(shè)我們要設(shè)置一個GPIO端口輸出數(shù)據(jù)寄存器ODR的第5位為高電平設(shè)為1而其他位保持不變。C代碼可能這么寫GPIOA-ODR | (1 5); // 設(shè)置第5位編譯器會將其轉(zhuǎn)換為類似如下的匯編LDR R0, GPIOA_ODR_ADDR ; 加載寄存器地址 LDR R1, [R0] ; 讀取當(dāng)前寄存器值到R1 MOVS R2, #0x20 ; 0x20就是 15即第5位為1 ORRS R1, R1, R2 ; R1 R1 | R2設(shè)置第5位 STR R1, [R0] ; 寫回寄存器這里的ORRS指令就是關(guān)鍵。它用“或”操作將特定位置1。同理如果要清除某一位設(shè)為0則會用到BIC指令。BIC Rd, Rn, Rm的操作是Rd Rn AND NOT(Rm)。對應(yīng)的C代碼是GPIOA-ODR ~(1 5);。EOR異或指令則常用于位翻轉(zhuǎn)。A ^ 1的效果是如果A是0則得1是1則得0。這在實現(xiàn)LED閃爍交替亮滅、軟件模擬通信協(xié)議如翻轉(zhuǎn)時鐘線時非常有用。實操心得在查看芯片手冊配置寄存器時一定要留意是“寫1置位/清除”還是“寫1有效寫0無效”。對于后者ORR和BIC是安全的。但有些寄存器是“寫1觸發(fā)某個動作寫0無影響”這時直接STR一個值可能會誤觸發(fā)更安全的做法是讀-改-寫Read-Modify-Write三部曲而邏輯指令正是“改”這一步的核心。2.3 數(shù)據(jù)傳送MOV指令的“偽裝者”MOV指令看似簡單就是把一個值放到寄存器里。但在ARM指令集中它的能力被大大擴(kuò)展了。MOV可以完成的不僅僅是傳送立即數(shù)或另一個寄存器的值。一個強(qiáng)大的特性是MOV指令的源操作數(shù)可以包含移位操作。例如MOV R0, R1, LSL #3就是把R1的值左移3位相當(dāng)于乘8后再存入R0。這本質(zhì)上是一條“移位并傳送”指令在一條指令內(nèi)完成了兩個操作效率很高。更重要的是ARM提供了一系列“偽指令”或“合成指令”它們看起來像MOV但編譯器會根據(jù)情況生成最合適的指令序列。最經(jīng)典的就是加載一個32位立即數(shù)到寄存器。由于一條ARM指令本身是32位或16位其中能編碼的立即數(shù)大小有限通常是一個8位數(shù)值循環(huán)右移偶數(shù)位得到。當(dāng)你寫MOV R0, #0x12345678時編譯器可能會報錯因為它無法用一條指令表示這個數(shù)。編譯器實際會將其處理為兩條指令可能是一條MOVW移動低16位加一條MOVT移動高16位或者是從附近的文字池Literal Pool用LDR指令加載。作為開發(fā)者你不需要記住所有規(guī)則但需要知道在嵌入式環(huán)境中頻繁加載大的立即數(shù)常量可能會增加代碼體積。對于頻繁使用的常量將其定義為變量或者利用編譯器的常量傳播優(yōu)化是更好的選擇。另一個“偽裝者”是MVN它執(zhí)行“取反后傳送”。MVN R0, #0的結(jié)果是R0 0xFFFFFFFF這在需要設(shè)置全1掩碼時非常方便。3. 沉默的裁判條件標(biāo)志位與條件執(zhí)行如果說寄存器是CPU的便簽紙那么**條件標(biāo)志位Condition Flags**就是貼在便簽紙角落的“狀態(tài)便利貼”。它們由那些帶S后綴的指令設(shè)置然后默默地影響著后續(xù)的條件分支、條件執(zhí)行指令。理解它們是寫出高效、穩(wěn)定匯編代碼乃至深刻理解C語言條件判斷底層邏輯的關(guān)鍵。3.1 四個核心標(biāo)志位N, Z, C, V在ARM架構(gòu)中最重要的四個標(biāo)志位存儲在APSR應(yīng)用程序狀態(tài)寄存器中N (Negative)當(dāng)指令的結(jié)果被視為有符號整數(shù)時若結(jié)果為負(fù)則N1。簡單說就是結(jié)果的最高位符號位為1。Z (Zero)如果指令的結(jié)果為零則Z1。這是最常用的標(biāo)志位用于判斷相等或是否為零。C (Carry)進(jìn)位標(biāo)志。對于加法運(yùn)算包括比較指令CMP它本質(zhì)是做減法如果產(chǎn)生了無符號溢出即加法最高位有進(jìn)位或減法需要借位則C1。對于移位操作C被設(shè)置為移出的最后一位。V (oVerflow)溢出標(biāo)志。當(dāng)指令的結(jié)果被視為有符號整數(shù)時如果發(fā)生了有符號溢出即結(jié)果超出了有符號數(shù)的表示范圍則V1。光看定義有點(diǎn)抽象我們結(jié)合CMP比較指令來看它是最典型的設(shè)置標(biāo)志位卻不保存結(jié)果的指令CMP Rn, Operand2相當(dāng)于SUBS Rd, Rn, Operand2但結(jié)果丟棄。假設(shè) R1 0x7FFFFFFF (32位最大正有符號數(shù)) R2 0x00000001。 執(zhí)行CMP R1, R2計算 R1 - R2實際運(yùn)算0x7FFFFFFF - 0x00000001 0x7FFFFFFE。N0結(jié)果0x7FFFFFFE最高位是0正數(shù)。Z0結(jié)果非零。C1作為無符號減法0x7FFFFFFF 0x00000001無需借位所以C1注意對于減法C1表示無借位這與加法相反是個容易混淆的點(diǎn)。V00x7FFFFFFF - 1 0x7FFFFFFE仍在有符號正數(shù)范圍內(nèi)未溢出?，F(xiàn)在執(zhí)行CMP R1, #0x80000000假設(shè)立即數(shù)合法計算 R1 - 0x80000000實際運(yùn)算0x7FFFFFFF - 0x80000000 0xFFFFFFFF (在補(bǔ)碼運(yùn)算中等價于 -1)。N1結(jié)果0xFFFFFFFF最高位是1視為有符號數(shù)為負(fù)。Z0結(jié)果非零。C0無符號數(shù)0x7FFFFFFF 0x80000000減法需要借位所以C0。V1正數(shù)0x7FFFFFFF減去一個負(fù)數(shù)0x80000000是最大負(fù)整數(shù)結(jié)果應(yīng)該是一個很大的正數(shù)但實際得到了一個負(fù)數(shù)(-1)發(fā)生了有符號溢出所以V1。3.2 條件執(zhí)行ARM的獨(dú)門絕技基于這些標(biāo)志位ARM提供了強(qiáng)大的條件執(zhí)行功能。這不僅體現(xiàn)在條件分支Bcond如BEQ,BNE,BGT等更體現(xiàn)在一條現(xiàn)已不多見但非常經(jīng)典的特性上幾乎所有指令都可以條件執(zhí)行。在經(jīng)典的ARM模式AArch32的ARM指令集中你可以在指令助記符后添加條件碼后綴例如ADDEQ R0, R1, R2。這條指令的意思是只有當(dāng)Z標(biāo)志為1即上一次比較結(jié)果相等時才執(zhí)行這條ADD指令。這可以避免短距離的條件分支減少流水線清空帶來的性能損失是ARM代碼密度和效率高的原因之一。注意在目前嵌入式領(lǐng)域主流的Thumb-2指令集用于Cortex-M3/M4/M7等中除了分支指令B和少數(shù)幾條指令如IT塊內(nèi)的指令大多數(shù)數(shù)據(jù)處理指令已經(jīng)不支持直接的條件碼后綴了。取而代之的是ITIf-Then指令塊。這是Thumb-2為了保持16位指令高密度特性而引入的。例如CMP R0, #10 ITTE EQ ; If-Then-Then-Else (條件為EQ) MOVEQ R1, #1 ; 如果相等(Z1)則 R11 ADDEQ R2, R2, #5 ; 如果相等(Z1)則 R2R25 MOVNE R1, #0 ; 否則(Z0)則 R10IT指令定義了后續(xù)1到4條指令的執(zhí)行條件。雖然形式變了但“條件執(zhí)行”的思想和優(yōu)勢得以保留。在分析Cortex-M的反匯編代碼時你會經(jīng)?？吹絀T塊。理解條件執(zhí)行對于閱讀反匯編代碼、進(jìn)行底層調(diào)試至關(guān)重要。當(dāng)你單步執(zhí)行時看到一條指令被“跳過”了很可能就是因為它的條件不滿足。3.3 標(biāo)志位的“生存期”與陷阱標(biāo)志位非常脆弱任何一條帶S后綴的指令都會覆蓋它們。一個常見的陷阱是在需要連續(xù)進(jìn)行多個條件判斷時忘記了中間某條指令會破壞標(biāo)志位。假設(shè)你想實現(xiàn)如果 R0 R1 且 R2 0則跳轉(zhuǎn)到label1。 一種初學(xué)者的錯誤寫法可能是CMP R0, R1 ; 比較 R0 和 R1設(shè)置標(biāo)志位 BLE skip ; 如果 R0 R1跳過 CMP R2, #0 ; 比較 R2 和 0**這會覆蓋之前的標(biāo)志位** BNE skip ; 如果 R2 ! 0跳過 B label1 ; 兩個條件都滿足跳轉(zhuǎn) skip: ...這段代碼邏輯正確嗎不正確因為第二個CMP指令把第一個CMP設(shè)置的標(biāo)志位用于判斷大于完全覆蓋了。實際上在第一個BLE之后我們只知道R0 R1不成立但N, Z, C, V的具體狀態(tài)已經(jīng)丟失無法再用于組合判斷。正確的寫法需要更巧妙的邏輯組合或者使用條件執(zhí)行來保護(hù)標(biāo)志位。在C語言中編譯器會幫我們處理好這些細(xì)節(jié)生成正確的指令序列。但當(dāng)你進(jìn)行極端優(yōu)化或者用內(nèi)聯(lián)匯編手動干預(yù)時就必須對標(biāo)志位的“生存期”保持高度警惕。我的經(jīng)驗是在寫匯編時把標(biāo)志位想象成只有一個的、全局的、易變的變量。任何計劃外的修改都會導(dǎo)致難以追蹤的Bug。4. 效率倍增器移位操作的妙用與陷阱移位操作是處理器提供的最基礎(chǔ)、最高效的運(yùn)算之一。在ARM指令集中移位不僅可以作為獨(dú)立指令LSL,LSR,ASR,ROR更可以作為許多數(shù)據(jù)處理指令如ADD,MOV,AND中Operand2的一部分實現(xiàn)“免費(fèi)”的移位運(yùn)算。這是ARM指令集設(shè)計的一大亮點(diǎn)也是嵌入式優(yōu)化中必須掌握的技巧。4.1 四種移位方式與應(yīng)用場景LSL (Logical Shift Left邏輯左移)操作數(shù)向左移動低位補(bǔ)0移出的最高位進(jìn)入C標(biāo)志位。效果等同于乘以2^nn為移位位數(shù)。這是最常用的移位用于快速乘法、位域提取將目標(biāo)位移到最低位等。示例LSL R0, R1, #2將R1的值左移2位乘4后存入R0。集成示例ADD R0, R1, R2, LSL #3計算R0 R1 (R2 * 8)。LSR (Logical Shift Right邏輯右移)操作數(shù)向右移動高位補(bǔ)0移出的最低位進(jìn)入C標(biāo)志位。效果等同于無符號整數(shù)除以2^n向下取整。用于無符號數(shù)的快速除法、位域提取將高位移動到低位。示例LSR R0, R1, #1將R1無符號右移1位除2。ASR (Arithmetic Shift Right算術(shù)右移)操作數(shù)向右移動高位用原符號位填充移出的最低位進(jìn)入C標(biāo)志位。這是為有符號整數(shù)設(shè)計的移位右移后保持符號不變效果等同于有符號整數(shù)除以2^n向負(fù)無窮取整。示例假設(shè)R1 0xFFFFFFF0 (即 -16 的補(bǔ)碼)ASR R0, R1, #2結(jié)果為 0xFFFFFFFC (即 -4 的補(bǔ)碼)。如果用LSR結(jié)果將是 0x3FFFFFFC一個很大的正數(shù)完全錯誤。ROR (Rotate Right循環(huán)右移)操作數(shù)向右循環(huán)移動移出的最低位不僅進(jìn)入C標(biāo)志位還循環(huán)填充到最高位。這種移位在加密算法、CRC校驗等場景中常見在普通數(shù)據(jù)處理中用得較少。4.2 “免費(fèi)”的移位與桶形移位器ARM內(nèi)核中有一個硬件模塊叫桶形移位器Barrel Shifter。它的神奇之處在于可以在指令譯碼的同一周期內(nèi)幾乎無額外開銷地完成對Operand2的移位操作。這就是為什么ADD R0, R1, R2, LSL #2這樣的指令能和普通的ADD指令在單周期內(nèi)完成。這個特性為優(yōu)化打開了大門替代常數(shù)乘法如前所述LSL可以高效實現(xiàn)乘2、4、8、16等操作。對于非2的冪的常數(shù)可以拆解為移位和加法的組合。例如R0 * 10 R0 * 8 R0 * 2對應(yīng)ADD R0, R0, R0, LSL #1再ADD R0, R0, R0, LSL #3或合并為更復(fù)雜的指令?？焖傥挥虿僮髟谕ㄐ艆f(xié)議或寄存器封裝中經(jīng)常需要從一個字word中提取或插入幾個連續(xù)的位。提取假設(shè)要從R0中提取第5到第8位共4位?？梢訪SR R1, R0, #5將目標(biāo)位移到最低位然后AND R1, R1, #0x0F用掩碼取出低4位。插入假設(shè)要將R1的低4位寫入R0的第5到第8位同時保持R0其他位不變?？梢韵菳IC R0, R0, #(0xF 5)清除目標(biāo)位然后AND R2, R1, #0x0F確保源數(shù)據(jù)只有低4位接著ORR R0, R0, R2, LSL #5移位后合并。4.3 移位操作的陷阱溢出與未定義行為移位雖好但坑也不少。第一個坑是溢出。左移可能造成數(shù)據(jù)溢出。對于有符號數(shù)左移可能導(dǎo)致符號位被改變從正數(shù)變成負(fù)數(shù)或反之這通常意味著乘法結(jié)果超出了數(shù)據(jù)類型范圍。對于無符號數(shù)左移后如果C標(biāo)志位被置1說明有比特被移出數(shù)據(jù)丟失。在編寫對精度要求高的算法如定點(diǎn)數(shù)運(yùn)算時必須考慮移位后的飽和處理或精度擴(kuò)展。第二個坑是移位數(shù)大于數(shù)據(jù)寬度。在ARM中如果移位數(shù)大于等于數(shù)據(jù)寬度如對32位數(shù)移位32位結(jié)果在架構(gòu)定義中是“不可預(yù)知”的。不同型號的CPU、甚至同一CPU在不同模式下行為可能不同。有些會取模如移32位等于不移位有些會得到0對于LSL或全符號位對于ASR。安全的做法是確保你的移位數(shù)在編譯時就是明確且小于數(shù)據(jù)寬度的。如果移位數(shù)是變量則必須在代碼中做邊界檢查。第三個坑是編譯器優(yōu)化的“意外”。你可能會在C代碼中寫uint32_t a b * 8;并期望編譯器生成LSL指令。大多數(shù)時候確實如此。但如果你打開了某些激進(jìn)的優(yōu)化選項或者乘法因子比較復(fù)雜編譯器可能會選擇其他指令序列比如用一條MLA乘加指令同時完成多個運(yùn)算。理解底層指令能幫助你在看反匯編時驗證編譯器的優(yōu)化是否符合你的預(yù)期或者在需要絕對控制時合理地使用內(nèi)聯(lián)匯編。5. 從理論到實戰(zhàn)一個傳感器濾波算法的指令級優(yōu)化我們用一個具體的例子把前面講的知識串起來。假設(shè)我們在一個Cortex-M3內(nèi)核的MCU上需要對一個ADC采集的傳感器信號進(jìn)行簡單的移動平均濾波。最簡單的實現(xiàn)是維護(hù)一個長度為N的緩沖區(qū)每次新數(shù)據(jù)到來時總和減去最舊的數(shù)據(jù)加上最新的數(shù)據(jù)然后求平均。C語言樸素實現(xiàn)#define FILTER_WINDOW_SIZE 8 uint16_t buffer[FILTER_WINDOW_SIZE]; uint8_t index 0; uint32_t sum 0; uint16_t filter_update(uint16_t new_sample) { // 減去即將被覆蓋的舊值 sum - buffer[index]; // 存入新值并加到總和 buffer[index] new_sample; sum new_sample; // 更新索引 index (index 1) % FILTER_WINDOW_SIZE; // 返回平均值假設(shè)窗口大小是2的冪用移位代替除法 return (uint16_t)(sum 3); // FILTER_WINDOW_SIZE 8, 右移3位等于除以8 }現(xiàn)在我們看看在關(guān)鍵路徑上編譯器可能會生成什么指令以及我們?nèi)绾螐闹噶顚用嫠伎純?yōu)化。求模運(yùn)算index (index 1) % FILTER_WINDOW_SIZE;對于除數(shù)是2的冪的求模編譯器會優(yōu)化為位與操作。因為a % 8等價于a 0x07。這對應(yīng)一條AND指令非常高效。如果我們把FILTER_WINDOW_SIZE設(shè)為9非2的冪編譯器將不得不生成真正的除法指令可能是庫函數(shù)調(diào)用在M3這種沒有硬件除法的內(nèi)核上開銷巨大。優(yōu)化點(diǎn)一在資源允許的情況下將循環(huán)緩沖區(qū)大小設(shè)為2的冪。除法運(yùn)算sum / 8我們用了右移3位 (sum 3) 來代替。對于無符號數(shù)LSR指令是單周期的而軟件除法庫函數(shù)可能需要數(shù)十個周期。優(yōu)化點(diǎn)二用移位代替對2的冪的乘除。數(shù)據(jù)類型的考量sum是uint32_t而buffer和new_sample是uint16_t。在sum new_sample;時會發(fā)生隱式類型提升到32位。這是安全的。但如果sum也用uint16_t在窗口較大時很容易溢出。編譯器生成的加法指令是32位的ADD。優(yōu)化點(diǎn)三根據(jù)數(shù)據(jù)范圍謹(jǐn)慎選擇數(shù)據(jù)類型避免溢出同時利用CPU原生字長32位獲得最佳性能。更極致的優(yōu)化——環(huán)形緩沖區(qū)的指針實現(xiàn)上面的代碼用索引index訪問數(shù)組每次都要計算地址。我們可以改用指針循環(huán)uint16_t *ptr buffer[0]; uint16_t *end buffer[FILTER_WINDOW_SIZE]; // 更新時 sum - *ptr; *ptr new_sample; sum new_sample; ptr; if (ptr end) ptr buffer[0];指針遞增 (ptr) 在匯編上就是一條ADD指令比較 (ptr end) 是一條CMP指令可能比索引的求模AND稍慢一點(diǎn)但省去了根據(jù)索引計算內(nèi)存地址的步驟需要LSL左移1位再加基址。哪種更好需要實測。在M3上內(nèi)存訪問通常是指令執(zhí)行中最慢的環(huán)節(jié)減少地址計算復(fù)雜度可能帶來收益。這體現(xiàn)了指令級優(yōu)化必須結(jié)合具體內(nèi)存架構(gòu)來分析。內(nèi)聯(lián)匯編的用武之地在極端情況下你可能想把整個熱循環(huán)用內(nèi)聯(lián)匯編重寫。例如確保sum的更新和平均計算用最少的指令完成。但現(xiàn)代編譯器的優(yōu)化能力非常強(qiáng)手動匯編未必能勝過-O2或-Os優(yōu)化下的編譯器。除非你使用了一些編譯器無法識別的特殊指令如Cortex-M4的SIMD指令或者對指令順序和流水線有極其苛刻的要求否則信任編譯器是更明智的選擇。理解指令的意義是為了更好地指導(dǎo)高級語言編寫讓編譯器有更多優(yōu)化空間而不是盲目地替換為匯編。通過這個例子你會發(fā)現(xiàn)對數(shù)據(jù)處理指令的理解直接轉(zhuǎn)化為了對算法實現(xiàn)細(xì)節(jié)的掌控力。你知道每一行C代碼大概會變成什么指令知道哪些操作昂貴除法、求模非2的冪哪些操作廉價移位、位與從而在設(shè)計和編碼階段就做出更優(yōu)的選擇。這才是學(xué)習(xí)指令集的終極目的不是成為匯編程序員而是成為更懂機(jī)器的C程序員。 ARM Cortex-M數(shù)據(jù)處理指令實戰(zhàn)：從算術(shù)邏輯到標(biāo)志位與優(yōu)化
1. 從一條指令說起為什么數(shù)據(jù)處理是嵌入式的基石如果你寫過幾行嵌入式C代碼大概率用過a b c;這樣的語句。在高級語言層面這只是一個簡單的賦值加法。但在你按下編譯鍵代碼被燒錄進(jìn)那片小小的單片機(jī)或微控制器MCU后這條語句最終會變成什么它會被翻譯成一條或多條數(shù)據(jù)處理指令在CPU的寄存器間、在ALU算術(shù)邏輯單元里完成最底層的運(yùn)算。這就是嵌入式開發(fā)的真實面貌我們寫的每一行邏輯最終都要落地為芯片能直接理解和執(zhí)行的指令。數(shù)據(jù)處理指令就是構(gòu)建這個邏輯世界的磚瓦。很多人覺得嵌入式開發(fā)就是調(diào)庫、配寄存器、寫驅(qū)動這沒錯。但當(dāng)你遇到一個詭異的計算結(jié)果或者性能瓶頸需要優(yōu)化時如果對底層的數(shù)據(jù)處理指令一無所知排查和優(yōu)化就會像在黑暗中摸索。理解這些指令不是為了去手寫匯編雖然有時很有用而是為了建立一種“機(jī)器思維”。你能預(yù)判編譯器會把你的C代碼變成什么模樣能看懂反匯編的片段能在資源受限時做出更優(yōu)的算法和數(shù)據(jù)類型選擇。這就像一位老司機(jī)不僅會開車還懂點(diǎn)發(fā)動機(jī)原理車況異常時心里不慌。今天我們就拋開枯燥的指令手冊從一個嵌入式開發(fā)者的實戰(zhàn)視角深入聊聊ARM Cortex-M這類主流內(nèi)核中數(shù)據(jù)處理指令的門道。我們會從最常用的算術(shù)和邏輯指令入手拆解它們?nèi)绾喂ぷ魅缓笊钊氲侥切┲苯佑绊懘a效率和穩(wěn)定性的細(xì)節(jié)條件執(zhí)行、移位操作、以及標(biāo)志位這個“沉默的裁判”。最后我們會看看這些知識如何直接用在你的項目里比如優(yōu)化一個傳感器濾波算法或者解釋一個讓你頭疼的硬件異常。目標(biāo)很簡單讓你下次看到MOVS R0, #0x0A或ADD R1, R1, R2, LSL #2時不僅能看懂還能品出代碼背后的設(shè)計意圖。2. 核心武器庫算術(shù)與邏輯指令的實戰(zhàn)拆解嵌入式程序干的活兒九成離不開對數(shù)據(jù)的“計算”和“判斷”。計算就是加減乘除判斷就是與或非。對應(yīng)到指令集就是算術(shù)指令和邏輯指令。我們以ARM的Thumb/Thumb-2指令集為例因為它廣泛應(yīng)用于Cortex-M系列是嵌入式領(lǐng)域的絕對主流。2.1 算術(shù)運(yùn)算不只是加減法最基礎(chǔ)的ADD加和SUB減指令大家都很熟悉格式一般是ADD Rd, Rn, Operand2。這里的Operand2可以是另一個寄存器也可以是一個立即數(shù)比如#10甚至是一個帶移位的寄存器后面會講。但我想先強(qiáng)調(diào)一個容易被忽略的細(xì)節(jié)運(yùn)算結(jié)果對標(biāo)志位的影響。在ARM中大多數(shù)算術(shù)和邏輯指令默認(rèn)不更新條件標(biāo)志位N, Z, C, V。如果你想根據(jù)結(jié)果進(jìn)行條件跳轉(zhuǎn)必須在指令后加S后綴。例如ADD R0, R1, R2: 計算 R1R2結(jié)果存入R0不影響標(biāo)志位。ADDS R0, R1, R2: 同樣計算但會根據(jù)結(jié)果更新N負(fù)、Z零、C進(jìn)位、V溢出標(biāo)志。這個區(qū)別至關(guān)重要。舉個例子你在寫一個循環(huán)計數(shù)器遞減直到零的代碼// C代碼 while (counter--) { // do something }編譯器可能會生成類似下面的匯編序列簡化LDR R0, counter ; 加載counter地址到R0 LDR R1, [R0] ; 將counter的值加載到R1 loop: SUBS R1, R1, #1 ; R1 R1 - 1并設(shè)置標(biāo)志位 BLT exit ; 如果R1減1后變?yōu)樨?fù)數(shù)通常不會這樣跳轉(zhuǎn)跳轉(zhuǎn) ... ; 循環(huán)體 B loop exit:實際上更常見的優(yōu)化是直接用SUBS的結(jié)果判斷是否為零Z標(biāo)志然后用BNEBranch if Not Equal即Z0時跳轉(zhuǎn)來循環(huán)。這里的關(guān)鍵是必須用SUBS而不是SUB否則后續(xù)的BNE判斷將基于陳舊的標(biāo)志位導(dǎo)致邏輯錯誤。很多初學(xué)匯編的人在這里栽跟頭寫出的循環(huán)要么死循環(huán)要么一次都不執(zhí)行。注意在Cortex-M的Thumb-2指令集中有些指令格式如16位的ADD Rd, Rd, Rm會強(qiáng)制更新標(biāo)志位而有些如32位的ADD.W Rd, Rn, Rm則需要顯式加S。查閱芯片的《架構(gòu)參考手冊》或《指令集摘要》是必須的不要想當(dāng)然。除了加減乘法指令MUL和乘加指令MLA也經(jīng)常用到。這里有一個重要的性能陷阱在早期的ARM7/9或某些低端Cortex-M0上乘法可能需要多個時鐘周期而加/減/移位通常是單周期。因此在性能敏感的循環(huán)中用加法和移位組合替代常數(shù)乘法是經(jīng)典的優(yōu)化手段。例如計算R0 R1 * 5可以用ADD R0, R1, R1, LSL #2來實現(xiàn)因為5 1 4左移2位等于乘4。這比直接使用MUL指令更快。當(dāng)然在Cortex-M3/M4等帶有硬件單周期乘法器的內(nèi)核上這個優(yōu)化意義不大但作為一種思維訓(xùn)練很有價值。2.2 邏輯運(yùn)算與位操作控制硬件的神器如果說算術(shù)指令負(fù)責(zé)“算數(shù)”那么邏輯指令就是負(fù)責(zé)“開關(guān)”和“判斷”。AND與、ORR或、EOR異或、BIC位清除和MVN取反傳送是其中的主力。在嵌入式開發(fā)中邏輯指令最典型的應(yīng)用就是寄存器配置。幾乎所有的外設(shè)GPIO、UART、定時器都通過讀寫內(nèi)存映射的寄存器來控制。我們經(jīng)常需要“在不影響其他位的情況下設(shè)置或清除某一位或幾位”。假設(shè)我們要設(shè)置一個GPIO端口輸出數(shù)據(jù)寄存器ODR的第5位為高電平設(shè)為1而其他位保持不變。C代碼可能這么寫GPIOA-ODR | (1 5); // 設(shè)置第5位編譯器會將其轉(zhuǎn)換為類似如下的匯編LDR R0, GPIOA_ODR_ADDR ; 加載寄存器地址 LDR R1, [R0] ; 讀取當(dāng)前寄存器值到R1 MOVS R2, #0x20 ; 0x20就是 15即第5位為1 ORRS R1, R1, R2 ; R1 R1 | R2設(shè)置第5位 STR R1, [R0] ; 寫回寄存器這里的ORRS指令就是關(guān)鍵。它用“或”操作將特定位置1。同理如果要清除某一位設(shè)為0則會用到BIC指令。BIC Rd, Rn, Rm的操作是Rd Rn AND NOT(Rm)。對應(yīng)的C代碼是GPIOA-ODR ~(1 5);。EOR異或指令則常用于位翻轉(zhuǎn)。A ^ 1的效果是如果A是0則得1是1則得0。這在實現(xiàn)LED閃爍交替亮滅、軟件模擬通信協(xié)議如翻轉(zhuǎn)時鐘線時非常有用。實操心得在查看芯片手冊配置寄存器時一定要留意是“寫1置位/清除”還是“寫1有效寫0無效”。對于后者ORR和BIC是安全的。但有些寄存器是“寫1觸發(fā)某個動作寫0無影響”這時直接STR一個值可能會誤觸發(fā)更安全的做法是讀-改-寫Read-Modify-Write三部曲而邏輯指令正是“改”這一步的核心。2.3 數(shù)據(jù)傳送MOV指令的“偽裝者”MOV指令看似簡單就是把一個值放到寄存器里。但在ARM指令集中它的能力被大大擴(kuò)展了。MOV可以完成的不僅僅是傳送立即數(shù)或另一個寄存器的值。一個強(qiáng)大的特性是MOV指令的源操作數(shù)可以包含移位操作。例如MOV R0, R1, LSL #3就是把R1的值左移3位相當(dāng)于乘8后再存入R0。這本質(zhì)上是一條“移位并傳送”指令在一條指令內(nèi)完成了兩個操作效率很高。更重要的是ARM提供了一系列“偽指令”或“合成指令”它們看起來像MOV但編譯器會根據(jù)情況生成最合適的指令序列。最經(jīng)典的就是加載一個32位立即數(shù)到寄存器。由于一條ARM指令本身是32位或16位其中能編碼的立即數(shù)大小有限通常是一個8位數(shù)值循環(huán)右移偶數(shù)位得到。當(dāng)你寫MOV R0, #0x12345678時編譯器可能會報錯因為它無法用一條指令表示這個數(shù)。編譯器實際會將其處理為兩條指令可能是一條MOVW移動低16位加一條MOVT移動高16位或者是從附近的文字池Literal Pool用LDR指令加載。作為開發(fā)者你不需要記住所有規(guī)則但需要知道在嵌入式環(huán)境中頻繁加載大的立即數(shù)常量可能會增加代碼體積。對于頻繁使用的常量將其定義為變量或者利用編譯器的常量傳播優(yōu)化是更好的選擇。另一個“偽裝者”是MVN它執(zhí)行“取反后傳送”。MVN R0, #0的結(jié)果是R0 0xFFFFFFFF這在需要設(shè)置全1掩碼時非常方便。3. 沉默的裁判條件標(biāo)志位與條件執(zhí)行如果說寄存器是CPU的便簽紙那么**條件標(biāo)志位Condition Flags**就是貼在便簽紙角落的“狀態(tài)便利貼”。它們由那些帶S后綴的指令設(shè)置然后默默地影響著后續(xù)的條件分支、條件執(zhí)行指令。理解它們是寫出高效、穩(wěn)定匯編代碼乃至深刻理解C語言條件判斷底層邏輯的關(guān)鍵。3.1 四個核心標(biāo)志位N, Z, C, V在ARM架構(gòu)中最重要的四個標(biāo)志位存儲在APSR應(yīng)用程序狀態(tài)寄存器中N (Negative)當(dāng)指令的結(jié)果被視為有符號整數(shù)時若結(jié)果為負(fù)則N1。簡單說就是結(jié)果的最高位符號位為1。Z (Zero)如果指令的結(jié)果為零則Z1。這是最常用的標(biāo)志位用于判斷相等或是否為零。C (Carry)進(jìn)位標(biāo)志。對于加法運(yùn)算包括比較指令CMP它本質(zhì)是做減法如果產(chǎn)生了無符號溢出即加法最高位有進(jìn)位或減法需要借位則C1。對于移位操作C被設(shè)置為移出的最后一位。V (oVerflow)溢出標(biāo)志。當(dāng)指令的結(jié)果被視為有符號整數(shù)時如果發(fā)生了有符號溢出即結(jié)果超出了有符號數(shù)的表示范圍則V1。光看定義有點(diǎn)抽象我們結(jié)合CMP比較指令來看它是最典型的設(shè)置標(biāo)志位卻不保存結(jié)果的指令CMP Rn, Operand2相當(dāng)于SUBS Rd, Rn, Operand2但結(jié)果丟棄。假設(shè) R1 0x7FFFFFFF (32位最大正有符號數(shù)) R2 0x00000001。 執(zhí)行CMP R1, R2計算 R1 - R2實際運(yùn)算0x7FFFFFFF - 0x00000001 0x7FFFFFFE。N0結(jié)果0x7FFFFFFE最高位是0正數(shù)。Z0結(jié)果非零。C1作為無符號減法0x7FFFFFFF 0x00000001無需借位所以C1注意對于減法C1表示無借位這與加法相反是個容易混淆的點(diǎn)。V00x7FFFFFFF - 1 0x7FFFFFFE仍在有符號正數(shù)范圍內(nèi)未溢出?，F(xiàn)在執(zhí)行CMP R1, #0x80000000假設(shè)立即數(shù)合法計算 R1 - 0x80000000實際運(yùn)算0x7FFFFFFF - 0x80000000 0xFFFFFFFF (在補(bǔ)碼運(yùn)算中等價于 -1)。N1結(jié)果0xFFFFFFFF最高位是1視為有符號數(shù)為負(fù)。Z0結(jié)果非零。C0無符號數(shù)0x7FFFFFFF 0x80000000減法需要借位所以C0。V1正數(shù)0x7FFFFFFF減去一個負(fù)數(shù)0x80000000是最大負(fù)整數(shù)結(jié)果應(yīng)該是一個很大的正數(shù)但實際得到了一個負(fù)數(shù)(-1)發(fā)生了有符號溢出所以V1。3.2 條件執(zhí)行ARM的獨(dú)門絕技基于這些標(biāo)志位ARM提供了強(qiáng)大的條件執(zhí)行功能。這不僅體現(xiàn)在條件分支Bcond如BEQ,BNE,BGT等更體現(xiàn)在一條現(xiàn)已不多見但非常經(jīng)典的特性上幾乎所有指令都可以條件執(zhí)行。在經(jīng)典的ARM模式AArch32的ARM指令集中你可以在指令助記符后添加條件碼后綴例如ADDEQ R0, R1, R2。這條指令的意思是只有當(dāng)Z標(biāo)志為1即上一次比較結(jié)果相等時才執(zhí)行這條ADD指令。這可以避免短距離的條件分支減少流水線清空帶來的性能損失是ARM代碼密度和效率高的原因之一。注意在目前嵌入式領(lǐng)域主流的Thumb-2指令集用于Cortex-M3/M4/M7等中除了分支指令B和少數(shù)幾條指令如IT塊內(nèi)的指令大多數(shù)數(shù)據(jù)處理指令已經(jīng)不支持直接的條件碼后綴了。取而代之的是ITIf-Then指令塊。這是Thumb-2為了保持16位指令高密度特性而引入的。例如CMP R0, #10 ITTE EQ ; If-Then-Then-Else (條件為EQ) MOVEQ R1, #1 ; 如果相等(Z1)則 R11 ADDEQ R2, R2, #5 ; 如果相等(Z1)則 R2R25 MOVNE R1, #0 ; 否則(Z0)則 R10IT指令定義了后續(xù)1到4條指令的執(zhí)行條件。雖然形式變了但“條件執(zhí)行”的思想和優(yōu)勢得以保留。在分析Cortex-M的反匯編代碼時你會經(jīng)?？吹絀T塊。理解條件執(zhí)行對于閱讀反匯編代碼、進(jìn)行底層調(diào)試至關(guān)重要。當(dāng)你單步執(zhí)行時看到一條指令被“跳過”了很可能就是因為它的條件不滿足。3.3 標(biāo)志位的“生存期”與陷阱標(biāo)志位非常脆弱任何一條帶S后綴的指令都會覆蓋它們。一個常見的陷阱是在需要連續(xù)進(jìn)行多個條件判斷時忘記了中間某條指令會破壞標(biāo)志位。假設(shè)你想實現(xiàn)如果 R0 R1 且 R2 0則跳轉(zhuǎn)到label1。 一種初學(xué)者的錯誤寫法可能是CMP R0, R1 ; 比較 R0 和 R1設(shè)置標(biāo)志位 BLE skip ; 如果 R0 R1跳過 CMP R2, #0 ; 比較 R2 和 0**這會覆蓋之前的標(biāo)志位** BNE skip ; 如果 R2 ! 0跳過 B label1 ; 兩個條件都滿足跳轉(zhuǎn) skip: ...這段代碼邏輯正確嗎不正確因為第二個CMP指令把第一個CMP設(shè)置的標(biāo)志位用于判斷大于完全覆蓋了。實際上在第一個BLE之后我們只知道R0 R1不成立但N, Z, C, V的具體狀態(tài)已經(jīng)丟失無法再用于組合判斷。正確的寫法需要更巧妙的邏輯組合或者使用條件執(zhí)行來保護(hù)標(biāo)志位。在C語言中編譯器會幫我們處理好這些細(xì)節(jié)生成正確的指令序列。但當(dāng)你進(jìn)行極端優(yōu)化或者用內(nèi)聯(lián)匯編手動干預(yù)時就必須對標(biāo)志位的“生存期”保持高度警惕。我的經(jīng)驗是在寫匯編時把標(biāo)志位想象成只有一個的、全局的、易變的變量。任何計劃外的修改都會導(dǎo)致難以追蹤的Bug。4. 效率倍增器移位操作的妙用與陷阱移位操作是處理器提供的最基礎(chǔ)、最高效的運(yùn)算之一。在ARM指令集中移位不僅可以作為獨(dú)立指令LSL,LSR,ASR,ROR更可以作為許多數(shù)據(jù)處理指令如ADD,MOV,AND中Operand2的一部分實現(xiàn)“免費(fèi)”的移位運(yùn)算。這是ARM指令集設(shè)計的一大亮點(diǎn)也是嵌入式優(yōu)化中必須掌握的技巧。4.1 四種移位方式與應(yīng)用場景LSL (Logical Shift Left邏輯左移)操作數(shù)向左移動低位補(bǔ)0移出的最高位進(jìn)入C標(biāo)志位。效果等同于乘以2^nn為移位位數(shù)。這是最常用的移位用于快速乘法、位域提取將目標(biāo)位移到最低位等。示例LSL R0, R1, #2將R1的值左移2位乘4后存入R0。集成示例ADD R0, R1, R2, LSL #3計算R0 R1 (R2 * 8)。LSR (Logical Shift Right邏輯右移)操作數(shù)向右移動高位補(bǔ)0移出的最低位進(jìn)入C標(biāo)志位。效果等同于無符號整數(shù)除以2^n向下取整。用于無符號數(shù)的快速除法、位域提取將高位移動到低位。示例LSR R0, R1, #1將R1無符號右移1位除2。ASR (Arithmetic Shift Right算術(shù)右移)操作數(shù)向右移動高位用原符號位填充移出的最低位進(jìn)入C標(biāo)志位。這是為有符號整數(shù)設(shè)計的移位右移后保持符號不變效果等同于有符號整數(shù)除以2^n向負(fù)無窮取整。示例假設(shè)R1 0xFFFFFFF0 (即 -16 的補(bǔ)碼)ASR R0, R1, #2結(jié)果為 0xFFFFFFFC (即 -4 的補(bǔ)碼)。如果用LSR結(jié)果將是 0x3FFFFFFC一個很大的正數(shù)完全錯誤。ROR (Rotate Right循環(huán)右移)操作數(shù)向右循環(huán)移動移出的最低位不僅進(jìn)入C標(biāo)志位還循環(huán)填充到最高位。這種移位在加密算法、CRC校驗等場景中常見在普通數(shù)據(jù)處理中用得較少。4.2 “免費(fèi)”的移位與桶形移位器ARM內(nèi)核中有一個硬件模塊叫桶形移位器Barrel Shifter。它的神奇之處在于可以在指令譯碼的同一周期內(nèi)幾乎無額外開銷地完成對Operand2的移位操作。這就是為什么ADD R0, R1, R2, LSL #2這樣的指令能和普通的ADD指令在單周期內(nèi)完成。這個特性為優(yōu)化打開了大門替代常數(shù)乘法如前所述LSL可以高效實現(xiàn)乘2、4、8、16等操作。對于非2的冪的常數(shù)可以拆解為移位和加法的組合。例如R0 * 10 R0 * 8 R0 * 2對應(yīng)ADD R0, R0, R0, LSL #1再ADD R0, R0, R0, LSL #3或合并為更復(fù)雜的指令?？焖傥挥虿僮髟谕ㄐ艆f(xié)議或寄存器封裝中經(jīng)常需要從一個字word中提取或插入幾個連續(xù)的位。提取假設(shè)要從R0中提取第5到第8位共4位?？梢訪SR R1, R0, #5將目標(biāo)位移到最低位然后AND R1, R1, #0x0F用掩碼取出低4位。插入假設(shè)要將R1的低4位寫入R0的第5到第8位同時保持R0其他位不變?？梢韵菳IC R0, R0, #(0xF 5)清除目標(biāo)位然后AND R2, R1, #0x0F確保源數(shù)據(jù)只有低4位接著ORR R0, R0, R2, LSL #5移位后合并。4.3 移位操作的陷阱溢出與未定義行為移位雖好但坑也不少。第一個坑是溢出。左移可能造成數(shù)據(jù)溢出。對于有符號數(shù)左移可能導(dǎo)致符號位被改變從正數(shù)變成負(fù)數(shù)或反之這通常意味著乘法結(jié)果超出了數(shù)據(jù)類型范圍。對于無符號數(shù)左移后如果C標(biāo)志位被置1說明有比特被移出數(shù)據(jù)丟失。在編寫對精度要求高的算法如定點(diǎn)數(shù)運(yùn)算時必須考慮移位后的飽和處理或精度擴(kuò)展。第二個坑是移位數(shù)大于數(shù)據(jù)寬度。在ARM中如果移位數(shù)大于等于數(shù)據(jù)寬度如對32位數(shù)移位32位結(jié)果在架構(gòu)定義中是“不可預(yù)知”的。不同型號的CPU、甚至同一CPU在不同模式下行為可能不同。有些會取模如移32位等于不移位有些會得到0對于LSL或全符號位對于ASR。安全的做法是確保你的移位數(shù)在編譯時就是明確且小于數(shù)據(jù)寬度的。如果移位數(shù)是變量則必須在代碼中做邊界檢查。第三個坑是編譯器優(yōu)化的“意外”。你可能會在C代碼中寫uint32_t a b * 8;并期望編譯器生成LSL指令。大多數(shù)時候確實如此。但如果你打開了某些激進(jìn)的優(yōu)化選項或者乘法因子比較復(fù)雜編譯器可能會選擇其他指令序列比如用一條MLA乘加指令同時完成多個運(yùn)算。理解底層指令能幫助你在看反匯編時驗證編譯器的優(yōu)化是否符合你的預(yù)期或者在需要絕對控制時合理地使用內(nèi)聯(lián)匯編。5. 從理論到實戰(zhàn)一個傳感器濾波算法的指令級優(yōu)化我們用一個具體的例子把前面講的知識串起來。假設(shè)我們在一個Cortex-M3內(nèi)核的MCU上需要對一個ADC采集的傳感器信號進(jìn)行簡單的移動平均濾波。最簡單的實現(xiàn)是維護(hù)一個長度為N的緩沖區(qū)每次新數(shù)據(jù)到來時總和減去最舊的數(shù)據(jù)加上最新的數(shù)據(jù)然后求平均。C語言樸素實現(xiàn)#define FILTER_WINDOW_SIZE 8 uint16_t buffer[FILTER_WINDOW_SIZE]; uint8_t index 0; uint32_t sum 0; uint16_t filter_update(uint16_t new_sample) { // 減去即將被覆蓋的舊值 sum - buffer[index]; // 存入新值并加到總和 buffer[index] new_sample; sum new_sample; // 更新索引 index (index 1) % FILTER_WINDOW_SIZE; // 返回平均值假設(shè)窗口大小是2的冪用移位代替除法 return (uint16_t)(sum 3); // FILTER_WINDOW_SIZE 8, 右移3位等于除以8 }現(xiàn)在我們看看在關(guān)鍵路徑上編譯器可能會生成什么指令以及我們?nèi)绾螐闹噶顚用嫠伎純?yōu)化。求模運(yùn)算index (index 1) % FILTER_WINDOW_SIZE;對于除數(shù)是2的冪的求模編譯器會優(yōu)化為位與操作。因為a % 8等價于a 0x07。這對應(yīng)一條AND指令非常高效。如果我們把FILTER_WINDOW_SIZE設(shè)為9非2的冪編譯器將不得不生成真正的除法指令可能是庫函數(shù)調(diào)用在M3這種沒有硬件除法的內(nèi)核上開銷巨大。優(yōu)化點(diǎn)一在資源允許的情況下將循環(huán)緩沖區(qū)大小設(shè)為2的冪。除法運(yùn)算sum / 8我們用了右移3位 (sum 3) 來代替。對于無符號數(shù)LSR指令是單周期的而軟件除法庫函數(shù)可能需要數(shù)十個周期。優(yōu)化點(diǎn)二用移位代替對2的冪的乘除。數(shù)據(jù)類型的考量sum是uint32_t而buffer和new_sample是uint16_t。在sum new_sample;時會發(fā)生隱式類型提升到32位。這是安全的。但如果sum也用uint16_t在窗口較大時很容易溢出。編譯器生成的加法指令是32位的ADD。優(yōu)化點(diǎn)三根據(jù)數(shù)據(jù)范圍謹(jǐn)慎選擇數(shù)據(jù)類型避免溢出同時利用CPU原生字長32位獲得最佳性能。更極致的優(yōu)化——環(huán)形緩沖區(qū)的指針實現(xiàn)上面的代碼用索引index訪問數(shù)組每次都要計算地址。我們可以改用指針循環(huán)uint16_t *ptr buffer[0]; uint16_t *end buffer[FILTER_WINDOW_SIZE]; // 更新時 sum - *ptr; *ptr new_sample; sum new_sample; ptr; if (ptr end) ptr buffer[0];指針遞增 (ptr) 在匯編上就是一條ADD指令比較 (ptr end) 是一條CMP指令可能比索引的求模AND稍慢一點(diǎn)但省去了根據(jù)索引計算內(nèi)存地址的步驟需要LSL左移1位再加基址。哪種更好需要實測。在M3上內(nèi)存訪問通常是指令執(zhí)行中最慢的環(huán)節(jié)減少地址計算復(fù)雜度可能帶來收益。這體現(xiàn)了指令級優(yōu)化必須結(jié)合具體內(nèi)存架構(gòu)來分析。內(nèi)聯(lián)匯編的用武之地在極端情況下你可能想把整個熱循環(huán)用內(nèi)聯(lián)匯編重寫。例如確保sum的更新和平均計算用最少的指令完成。但現(xiàn)代編譯器的優(yōu)化能力非常強(qiáng)手動匯編未必能勝過-O2或-Os優(yōu)化下的編譯器。除非你使用了一些編譯器無法識別的特殊指令如Cortex-M4的SIMD指令或者對指令順序和流水線有極其苛刻的要求否則信任編譯器是更明智的選擇。理解指令的意義是為了更好地指導(dǎo)高級語言編寫讓編譯器有更多優(yōu)化空間而不是盲目地替換為匯編。通過這個例子你會發(fā)現(xiàn)對數(shù)據(jù)處理指令的理解直接轉(zhuǎn)化為了對算法實現(xiàn)細(xì)節(jié)的掌控力。你知道每一行C代碼大概會變成什么指令知道哪些操作昂貴除法、求模非2的冪哪些操作廉價移位、位與從而在設(shè)計和編碼階段就做出更優(yōu)的選擇。這才是學(xué)習(xí)指令集的終極目的不是成為匯編程序員而是成為更懂機(jī)器的C程序員。